40-Nanometer-Chip aus Galliumarsenid will Intels Flaggschiff schlagen

Zu der von der kanadischen Firma POET Technologies angekündigten neuartigen Chiptechnik wurden jetzt weitere Einzelheiten bekannt. Wie die EE Times berichtet, sollen die 40-Nanometer-Chips auf Basis von Galliumarsenid geschwindigkeitsmäßig mit Intels neuer 14-Nanometer-Siliziumtechnik gleichziehen. Beim Stromsparen hat der POET-Chip die Nase vor. Weitere Verbesserungen sind geplant.

English abstract: Further details regarding POET Technologies‘ novel chip technology have become public. As EE Times reports, the Canadian company’s galliumarsenide-based 40 nanometer chips will deliver the same speed as Intel’s new 14 nanometer silicon technology. In the discipline of power saving POET’s chip is even better. Further improvements are planned.

 

Newcomer fordert Platzhirsch heraus

Wie berichtet, hatte POET Technologies erst kürzlich die Arbeit an einer Strukturverkleinerung auf 40 nm (Nanometer) bekanntgegeben. Dabei kooperiere man hardwareseitig mit einem noch ungenannten Chipfertiger. Für die von Chipentwicklern und -herstellern benötigte TCAD-Software sei Synopsys der Partner der Wahl.

Die Geschwindigkeitsangabe »drei bis vier Strukturgrößenschritte weiter als Mainstream-Techniken« in der POET-Veröffentlichung gab zu allerlei Spekulationen Anlaß, vor allem, weil nicht zu erkennen war, was genau mit »Mainstream-Techniken« gemeint war. Dem Rätselraten machte POET-Technikchef Daniel DeSimone nun ein Ende. Er erwartet laut EE-Times für den ersten Chip des Newscomers dieselbe Geschwindigkeit wie die der aktuellen 14-nm-Spitzentechnik »Broadwell« des Halbleitermarktführers Intel. Außer Intel ist gegenwärtig kein weiterer Hersteller in der Lage, 14-nm-Chips zu liefern.

Beim Stromverbrauch soll POET sogar noch niedriger liegen. DeSimone erwartet Werte, die im Bereich der 10-nm-Siliziumtechnik lägen, wenn es letztere denn gäbe.

Was POET da anbietet, ist hochinteressant für Chipdesigner und -hersteller, die  nicht soviel Geld haben wie Intel – also praktisch alle – und Forschung und Entwicklung bis hinunter auf 14 oder 10 nm schlicht und ergreifend nicht bezahlen können. POET macht ältere Produktionsanlagen wieder attraktiv, verbessert die Position der Intel-Wettbewerber erheblich und bringt sie wieder zurück ins Rennen.

Digitaltechnik mit Galliumarsenid

Möglich werden hohe Geschwindigkeit und geringer Stromverbrauch durch die Eigenschaften des Halbleitermaterials Galliumarsenid (GaAs). Das wird zwar bereits seit langem in der Hochfrequenztechnik, für Laser, Solarzellen und infrarote bis gelbe Leuchtdioden eingesetzt, nicht jedoch in der Digitaltechnik – Stichwort Computer. Das hat seinen Grund.

Das Grundkonzept der Digitaltechnik heißt CMOS (Komplementärmetalloxidhalbleiter, engl. Complementary Metal Oxide Semiconductor). In CMOS stehen sich immer ein n-Kanal-Transistor und ein p-Kanal-Transistor gegenüber – komplementär eben. Im n-Kanal bewegen sich Elektronen, im p-Kanal Defektelektronen, also »fehlende« Elektronen oder Löcher. Grundsätzlich ist die Mobilität der Elektronen im n-Kanal höher als die der Löcher im p-Kanal. Da bei CMOS aber stets beide Typen beteiligt sind, begrenzt die Beweglichkeit der Löcher im p-Kanal die Gesamtgeschwindigkeit.

Im Vergleich zu dem heute in der Digitaltechnik eingesetzen Silizium ist bei Galliumarsenid wie auch bei vielen anderen III-V-Elementen zwar die Elektronenmobilität sehr viel höher, die Mobilität der Löcher aber geringer. Hinzu kommen Verarbeitungsprobleme der verschiedenen Materialien. Lauter gute Gründe, in der Digitaltechnik auf Silizium zu setzen – bisher jedenfalls.

»Unsere Planartechnik für Elektrik – wir nennen sie PET – ist ein wesentlicher Fortschritt gegenüber herkömmlichen GaAs-Techniken, die auf NMOS-ähnlichen Schaltungsstrukturen beruhen. Denn wir haben integrierbare, komplementäre optische und elektronische Komponenten; damit kann man CMOS machen«, erläutert Daniel DeSimone der EE Times.

Die nachstehende Tabelle gibt einen Überblick über die Mobilität von Elektronen und Löchern in verschiedenen Halbleitermaterialien. Die Maßeinheit der Ladungsträgermobilität ist cm²/(V·s), also Quadratzentimeter pro Voltsekunde. Hohe Werte sind gut, niedrige schlecht.

Mobilität Silizium Galliumarsenid Indiumgalliumarsenid
Elektronen 1.400 8.500 8.500 bis über 12.000
Löcher 450 400 bis zu 1.900

Die Werte für Silizium und Galliumarsenid habe ich den Artikeln „Electron mobility“ und „Gallium arsenide“ der englischen Wikipedia entnommen. Die Tabelle enthält aber auch Angaben zu Indiumgalliumarsenid (InGaAs). Dieses Material ist für die POET-Technik von großer Bedeutung. Wie die Tabelle zeigt, ist die Mobilität sowohl von Elektronen wie auch von Löchern in InGaAs erheblich höher als in Silizium oder Galliumarsenid. Allerdings sind die Mobilitätswerte keine exakten Zahlen, sondern erstrecken sich über einen Bereich. Der Grund: InGaAs ist keine chemische Verbindung, sondern eine Legierung aus Galliumarsenid und Indiumarsenid. Wie hoch die Mobilität genau ist, hängt vom Indiumarsenid-Anteil ab: je höher der ist, desto besser die Mobilität.

Mit POET-Technik gefertigter komplementärer Inverter, ein Grundbaustein der Digitaltechnik (Quelle: POET Technologies)

Wie POET-Chefwissenschaftler Dr. Geoff Taylor erläutert, hat das Unternehmen einen Herstellungsprozeß entwickelt und patentieren lassen, bei dem auf den Galliumarsenid-Wafer per Molekularstrahlepitaxie zunächst eine sehr dünne, verspannte Schicht Indiumgalliumarsenid mit nur einem geringen Anteil Indium aufgetragen wird. Darauf kommt eine weitere Schicht mit etwas mehr Indium. Der Indium-Anteil wird von Schicht zu Schicht gesteigert, bis ein Punkt erreicht ist, an dem sich n- und p-Transistoren fertigen lassen. POET Technologies will im verspannten InGaAs-Quantentopf eine Löchermobilität von bis zu 1.900 cm²/(V·s) erreichen. Den aktuell erzielten Wert nennt der EE-Times-Bericht leider nicht.

Analog oder digital

Während in der Digitaltechnik die Löchermobilität die entscheidende Grenze darstellt, ist es in der Analogtechnik die viel höhere Elektronenmobilität. In Indiumgalliumarsenid liegt sie theoretisch bei 40.000 cm²/(V·s). Dazu müßte allerdings der Gallium-Anteil auf null sinken, was laut POET Technologies nicht geht. Zur Zeit erreicht POET mit einem Indium-Anteil von 53 Prozent eine Elektronenmobilität von 12.000 cm²/(V·s). Das Unternehmen erwartet, den Indium-Anteil auf bis zu 80 Prozent steigern zu können – mit entsprechend höherer Elektronenmobilität.

Bei Geschwindigkeitsvergleichen zwischen POET und herkömmlicher Technik sollte man sich stets über den Unterschied zwischen Analog- oder Digitaltechnik im Klaren sein und darauf achten, was genau man eigentlich gerade womit vergleicht. Die Tatsache, daß POET Analog- oder Digitaltechnik in denselben Chip zu integrieren vermag, macht den Unterscheidung nicht einfacher, Aussagen von Geoff Taylor wie die folgende allerdings auch nicht (Hervorhebung von mir):

»Digitale Siliziumtechnik trifft bei 4 GHz auf eine »Energiegrenze«, aber wir können kleine analoge Galliumarsenidschaltkreise bauen, die heute mit 100 GHz arbeiten und demnächst mit 400 GHz.«

Vergleicht Taylor hier Äpfel mit Birnen? Auf den ersten Blick schon. Auf den zweiten Blick bestehen Digitalkomponenten natürlich wiederum aus einer Kombination analoger Bausteine. Und die arbeiten in der GaAs-Version nicht nur schneller als solche aus Silizium, sondern entwickeln vor allem weniger Wärme. Die aus POET-Analogbausteinen zusammengesetzten POET-Digitalkomponenten lassen sich daher höher takten als solche aus Silizium. Wobei ich allerdings vermute, daß sich die von Taylor genannten 100 bis 400 GHz auf n-Kanal-Transistoren beziehen, nicht auf p-Kanal-Transistoren.

So jedenfalls meine Interpretation dieser Taylor-Aussage. Besser wäre es, wenn überhaupt keine Interpretationen nötig wären, denn die können ja auch falsch sein! Die Unternehmenskommunikation von POET Technologies hat in Sachen Klarheit und investorengerechter Sprache jedenfalls noch deutlich Luft nach oben.

Typischer Aufbau eines heutigen Mobilgeräts aus mehreren Chips mit unterschiedlichen Funktionen (Quelle: POET Technologies)

Spannend bleibt jedenfalls die Tatsache, daß sich mit dem POET-Verfahren analoge und digitale Funktionen in einem einzigen Chip vereinigen lassen. Im Beispiel Smartphone etwa die Hochfrequenzfunktechnik (analog), die CPU (digital) sowie weitere Komponenten. Wenn man statt fünf oder sechs verschiedener Chips und der nötigen Verbindungen in einem Smartphone nur noch einen einzigen Chip braucht, sinken die Herstellungskosten derart dramatisch, daß der höhere Preis für das Substratmaterial Galliumarsenid nicht wirklich ins Gewicht fällt.

Mobilgerät, bei dem sämtliche Funktionen in einem einzigen POET-Chip integriert sind (Quelle: POET Technologies)

POET Technologies nennt in seiner Corporate Presentation vom März 2014 (Seite 7) mögliche Kostensenkungen von 80 Prozent, denn durch die Integration entfielen Aufwand sowohl für die Komponenten sowie für Zusammenbau und Test. 80 Prozent Ersparnis sind sehr, sehr viel und selbst wenn es »nur« die Hälfte davon wäre, dürfte das dem POET-Management einen ordentlichen Spielraum in Preisverhandlungen geben.

Erst PET, später POET

Alle obigen Angaben beziehen sich im wesentlichen auf PET, also die rein elektrische Seite der POET-Technik. Für den vollständigen Satz der POET-Komponenten, der auch die optischen Bauelemente enthält, soll Chipentwicklern und -herstellern erst später Unterstützung in Form von TCAD-Software zur Verfügung stehen. POET Technologies plant außerdem weitere Strukturverkleinerungen. Über diese Themen hatte ich ja neulich bereits geschrieben. Darüber hinaus sind weitere Dinge in der Pipeline, die zum jetzigen Zeitpunkt noch nicht öffentlich sind.

Weitere Artikel

Neben dem EE-Times-Artikel erschienen in der letzten Woche gleich drei weitere Artikel zum selben Thema:

  1. Bereits am 2014-09-11 erschien der Blogbeitrag „POET’s Breakthrough Leap to End Moore’s Law Limits“ des Technikhändlers BRL Test. Der Beitrag faßt die POET-Technik gut zusammen, bringt aber nichts wirklich Neues. Über weite Strecken zitiert er Geoff Taylors in der Juni-Ausgabe von Compound Semiconductor erschienenen Artikel „GaAs: The logical successor to CMOS“.
  2. Am 2014-09-12, also am selben Tag wie der EE-Times-Artikel, brachte das vielbeachtete Technikblog „Next Big Future“ den Beitrag „Will Gallium Arsenide finally be ready to take the handoff from silicon for improving chip performance?“. Der Artikel nennt die heutigen Einsatzbereiche von Galliumarsenid und die Marktprognose von 8 Milliarden US-Dollar für 2017. Treiber sei vor allem die Funktechnik für Mobilgeräte (RF = Radio Frequency). Autor Brian Wang verweist auf die wichtigsten Fakten aus dem EE-Times-Artikel und zitiert aus dem POET-Whitepaper „Optical Interconnection of high speed circuits“. Das Papier ist allerdings bereits seit Juli 2013 auf der POET-Technologies-Website zu finden. Die darin beschriebenen Szenarien für den kurzfristigen und langfristigen Einsatz der POET-Technik für optische Verbindungen sind zweifellos interessant. Inwieweit sie aber die aktuellen Prioritäten des Unternehmens widerspiegeln, ist eine andere Frage. Die Produktion von 40-nm-Chips in der Foundry und die entsprechende TCAD-Unterstützung dürften momentan vorrangig sein.
  3. Völlig unabhängig von POET Technologies erschien am 2014-09-12 bei Extreme Tech der Artikel „Cryogenic on-chip quantum electron cooling leads towards computers that consume 10x less power“, der über Forschungsaktivitäten an der University of Texas at Arlington berichtet. Hier sei es Forschern gelungen, mit Hilfe eines Quantentopfes Elektronen »abzukühlen«, was zu einer Stromersparnis von 90 Prozent führen soll. Der Quantentopf ist im Grunde das gleiche Prinzip, das auch POET Technologies anwendet. Die Forscher in Arlington verwenden allerdings wohl Chrom und Chrom(III)-oxid (Cr2O3). Ihre Ergebnisse bestätigen zum einen die grundsätzliche Vorgehensweise von POET Technologies und zeigen zum anderen, wie weit das POET-Verfahren dem Wettbewerb voraus ist. Denn während die UT-Arlington-Forscher nun vor der Frage stehen, wie sie ihren Quantentopf in elektronische Bauelemente integrieren können, macht POET das längst und steht kurz vor der Produkteinführung.
  4. Wenn wir schon bei einem Blick auf den Wettbewerb sind, sei hier noch der Artikel „Samsung Funds III-V FinFETs in US Lab“ vom 2014-08-29 aus der EE Times genannt. Er beschreibt von Samsung finanzierte Forschungen an der Pennsylvania State University, bei denen die Wissenschaftler mit dreidimensionalen FinFET-Transistoren aus III-V-Materialien sowohl kleine Strukturgrößen (hier: 7nm) als auch schnelle Materialien nutzen wollen. Wie im POET-Verfahren kommt Indiumgalliumarsenid (InGaAs) zum Einsatz, jedoch auf einem Substrat aus Indiumphosphid (InP). Samsung hat der Universität gerade Mittel für ein weiteres Forschungsjahr bereitgestellt. Die sind auch nötig, weil noch eine ganze Reihe von Problemen zu lösen sind. Auch hier hat POET Technologies offenbar die Nase vorn.

Bitte beachten Sie die Hinweise zu Risiken und zum Haftungsausschluß!

Schreibe einen Kommentar

Trage deine Daten unten ein oder klicke ein Icon um dich einzuloggen:

WordPress.com-Logo

Du kommentierst mit Deinem WordPress.com-Konto. Abmelden / Ändern )

Twitter-Bild

Du kommentierst mit Deinem Twitter-Konto. Abmelden / Ändern )

Facebook-Foto

Du kommentierst mit Deinem Facebook-Konto. Abmelden / Ändern )

Google+ Foto

Du kommentierst mit Deinem Google+-Konto. Abmelden / Ändern )

Verbinde mit %s