POET präsentiert Produktpartner

Am Dienstag (2014-09-02) überraschten gleich zwei Unternehmensnachrichten von POET Technologies Aktionäre und Fachwelt: Zum einen steht POET mit Synopsys ein führendes TCAD-Unternehmen bei der Software-Modellierung der POET-Komponenten und -Prozesse zur Seite. Zum anderen will POET Technologies mit Hilfe eines noch ungenannten Chipfertigers (Foundry) das mit dem 100-Nanometer-Ziel Erreichte perfektionieren und auf 40 Nanometer verkleinern. Diese Dreierkooperation bildet zugleich ein komplettes Ökosystem für Chipentwickler.

English abstract: On Tuesday two corporate news from POET Technologies surprised shareholders and experts: Synopsys, a leading TCAD company, supports POET creating the software models of POET components and processes. Second, POET Technologies is going to perfect what has been achieved with the 100-nanometer goal with the help of a yet unnamed foundry. What is more, the foundry will also further reduce the structure size from 100 to 40 nanometers. This tripartite cooperation also forms a complete ecosystem for chip designers.

• English readers, please find an automatic Google translation of the complete article here. However, please beware it is anything but perfect!

 

Ziel: 40 Nanometer

POET-Mitarbeiter setzen die TCAD-Software (Technology Computer-Aided Design) von Synopsys laut Medienmitteilung zunächst selbst ein und modellieren damit die POET-Basiskomponenten, die später zu Millionen und Milliarden in POET-Chips zum Einsatz kommen. Dazu zählen »Devices« wie komplementäre HFET- und HBT-Transistoren mit hoher Elektronenmobilität oder ein Thyristor, der sowohl elektronische wie auch optische Funktionalität bietet.

Statt im Labor einen Chip mit diesen Komponenten »in echt« zu bauen, modellieren die POET-Entwickler die Komponenten zunächst am Computer in der TCAD-Software. Diese enthält eine Simulationskomponente, die berechnet, wie sich der Baustein im Betrieb verhält. Damit kann der Entwickler in kurzer Zeit verschiedene physikalische Eigenschaften variieren, bis das Ergebnis stimmt und die Komponente die gewünschte Leistung bietet. Erst zum Schluß wird alles in Hardware gegossen und ein wirklicher Chip gebaut und geprüft, ob die berechneten physikalischen Eigenschaften mit den tatsächlichen übereinstimmen. Unter Umständen muß das Modell dann noch korrigiert werden. Insgesamt spart der Software-Einsatz sehr viel Zeit.

Daß POET Technologies an der Software-Modellierung seiner Komponenten und Prozesse arbeitet, ist schon länger bekannt. Das Meilenstein 12 genannte Ziel umfaßt zunächst nur die rein elektronischen POET-Komponenten (PET), nicht die optischen. Neu ist neben dem Namen des Softwarepartners:

• Die modellierten Prozesse sind auf eine Strukturgröße von 40 Nanometern (nm) zugeschnitten.
• Statt von TDK (Technology Design Kit) spricht POET Technologies jetzt von PDK (Process Design Kit). Das ist der Begriff, den auch die Foundries verwenden.
• Die schlechte Nachricht ist, daß POET Technologies den Fertigstellungstermin des PET-PDK vom Ende des dritten Quartals 2014 auf das Ende des vierten verschoben hat. Leider sind solche Verschiebungen bei POET nicht die Ausnahme, sondern die Regel. Die gute Nachricht: Bis jetzt wurden noch immer sämtliche Ziele erreicht. Dummerweise dürften sich damit auch die ersten Umsätze nach hinten verschieben. Neuer Kapitalbedarf entsteht dadurch nicht, da das Unternehmen genügend Geld für fast zwei Jahre auf der Bank hat.

Von der rein elektronischen PET-Technik erwartet POET Technologies dank der höheren Mobilität der Elektronen in III-V-Materialien wie Galliumarsenid einen Vorsprung von drei bis vier Strukturgrößenschritten gegenüber der heute noch führenden Siliziumtechnik. Konkret dürfte das heißen, daß PET bei 40 nm etwa  so schnell ist wie man es von Silizium bei 5 nm erwartet – mit dem Unterschied, daß es PET-Chips wohl spätestens Anfang 2015 geben wird, 5-nm-Silizium-Chips aber auf Jahre hinaus nicht – und vielleicht nie. Wie gut die PET-Chips die hochgesteckten Erwartungen erfüllen, wird sich also schon bald zeigen.

Daß POET Technologies nicht mit den bereits erreichten 100 nm ins Rennen geht, sondern auf 40 nm setzt, macht deutlich: In der weiteren Verkleinerung sehen die Experten kein Problem. Und: Die eigene Galliumarsenid-Technik soll mit der schnellsten aktuellen Siliziumtechnik (14 nm) nicht nur mithalten, sondern diese deutlich hinter sich zurücklassen. Damit positioniert sich POET gegen Intel und die 14-nm-Technik »Broadwell«, die Ende 2014 in die Läden kommen soll.

Übrigens ist bei 40 nm PET in Sachen Geschwindigkeit noch längst nicht Schluß. Denn erstens lassen sich die Chipstrukturen laut POET-Chefwissenschaftler Dr. Geoff Taylor weiter bis auf 15 oder sogar 10 nm verkleinern. Zweitens werden später nach den elektronischen auch die optischen POET-Komponenten in Form eines PDK zur Verfügung stehen. Licht bewegt sich im Galliumarsenid-Halbleiter schneller als Elektronen, so daß ein weiterer Geschwindigkeitsgewinn zu erwarten ist.

Weitere Vorteile der POET-Technik neben der Geschwindigkeit sind der erheblich geringere Stromverbrauch und die Integration optischer und elektronischer Komponenten in den selben Chip. Diese Integration ist mit Silizium nicht möglich. Sie ermöglicht es, die heute auf verschiedene Chips verteilten Funktionen in einen einzigen zu integrieren und damit optische und elektrische sowie digitale und analoge Signale zu verarbeiten. Das wird zu einer enormen Reduzierung der Herstellungskosten führen.

Eine bedeutende Innovation sei die POET-Technik, meint Terry Ma, bei Synopsys zuständig für TCAD-Engineering. Ma lobt seine Software, die Anwendern zusammen mit den POET-Modellen deutliche Vorteile für Halbleiterdesigns der nächsten Generation biete.

Denn die Zusammenarbeit mit Synosys ist nicht nur für POET Technologies interessant, sondern auch und vor allem für chipentwickelnde Unternehmen. Sie erstellen mit Hilfe der Synosys-Software und des PET-PDK das Chipdesign am Computer. Das fertige Modell geben sie an eine Foundry zur Produktion weiter. Ich habe das in einem früheren Blogbeitrag am Beispiel Lego näher erläutert.

Über die wirtschaftlichen Randbedingungen der Zusammenarbeit mit Synopsys teilte POET Technologies nicht mit.

Ökosystem für Chipentwickler und -hersteller

Die Kooperation zwischen POET Technologies, Synopsys und der noch ungenannten Foundry reicht also über die reine Fertigstellung der POET-Technik hinaus. Vielmehr wollen die drei Partner miteinander ihren Kunden alles bieten, was diese für ihre Chipentwicklung benötigen:

• POET-Technik als Basis
• Software zur Chipentwicklung
• Produktion der Chips

Damit könnte sich die Ajit Manochas Vision einer »Foundry 2.0« erfüllen, der eine sehr enge, nahtlose Kooperation zwischen dem Kunden und seinen Dienstleistern zugrundeliegt.

PET-Chips produzieren

Blick in eine moderne Foundry (Quelle: Business Facilities)

Zunächst aber soll laut der zweiten Medienmitteilung vom Dienstag die noch namenlose Foundry POET Technologies bei  der Perfektionierung der 100-nm-Ergebnisse unterstützen. Dabei werden die im POET-Labor entwickelten Prozeßschritte auf den Anlagen der Foundry reproduziert. Von der höheren Präzision des Foundry-Equipments erwartet POET eine bessere Wiederholbarkeit mit reduziertem Ausschuß.

Die nächste Aufgabe ist die weitere Strukturverkleinerung auf 40 nm, was – oh Wunder – der Größe entspricht, auf die das PET-PDK abzielt. Wenn ich die Wortwahl der Medienmitteilung richtig deute („gives the POET team access to superior capability and diagnostics“), wird das POET-Team die Arbeit in der Foundry selbst ausführen.

Als Ergebnis erwartet POET Technologies einen Herstellungsprozeß nach dem Stand der Technik in einer realen Produktionsumgebung, außerdem einen Demochip in der aktuellen Strukturgröße.

Auch zu den Konditionen der Zusammenarbeit mit der Foundry teilte POET Technologies nichts mit. Entsprechend der Foundry-2.0-Vision dürfte die ausgewählte Foundry nicht nur als reiner Dienstleister fungieren, der Produktionsanlagen »vermietet«. Wahrscheinlicher ist eine enge Kooperation, bei der die Foundry vom frühen Zugriff auf die POET-Technik profitiert und Know-how aufbaut, das Wettbewerber noch nicht besitzen.

Wer ist die „3^rd party foundry“?

Bleibt die Frage, um welches Unternehmen es sich bei der ominösen „3^rd party foundry“ wohl handeln mag, von der die POET-Medienmitteilung inklusive der Anführungszeichen spricht.

Die naheliegende Vermutung ist GlobalFoundries, der zweitgrößte Chiphersteller der Welt:

• Ajit Manocha, bis Januar 2014 CEO von GlobalFoundries, ist heute Executive Vice Chairman von POET Technologies.
• Die Kooperation von POET Technologies, Sysnopsys und Foundry bietet Manocha die Chance, sein Foundry-2.0-Modell mit einer revolutionären Technik in die Tat umzusetzen.
• GlobalFoundries kooperiert ebenfalls mit Synopsys.

Zwingend ist die Schlußfolgerung, GlobalFoundries sei die „3^rd party foundry“ dennoch nicht. Denkbare Alternativen sind POETs langjähriger Projektpartner BAE Systems oder die Lieblingsfoundry des Kunden, der die 100-nm-Strukturverkleinerung bestellt hatte. Bis zur endgültigen Klarheit werden wir uns noch in Geduld fassen müssen.

Aktienkurs

Der Aktienkurs reagierte auf die beiden POET-Nachrichten nur kurz. Während des Dienstagshandels in Toronto stieg die POET-Technologies-Aktie zwar bis auf 1,81 CAD, konnte dieses Niveau jedoch nicht halten und schloß mit einem moderaten Kursgewinn von 2,41% bei 1,70 CAD. Deutlich höhere Kurse sind wohl erst zu erwarten, wenn das Unternehmen erste Umsätz vermeldet.

Manocha spricht auf technischer Konferenz

Ob das Timing der beiden Nachrichten etwas mit der SRC Techcon 2014 zu tun hat, weiß ich nicht. Bei dieser technischen Konferenz, die am 8. und 9. September in Austin, Texas, stattfindet, wird jedenfalls Ajit Manocha die Keynote-Rede beim Bankett am 8. September halten. Bemerkenswert finde ich, daß das Profil Manochas auf der Konferenzwebsite seine neue Position bei POET Technologies nicht erwähnt. Ein Versehen ist das kaum, denn der Text dürfte mit Manocha abgestimmt sein. Offenbar will das Unternehmen den Ball flach halten, um so lange wie möglich unter dem Radar der Branchengrößen zu bleiben. Aber wer weiß, vielleicht ist ja eine Überraschung geplant.

Inhaltlich wird es laut Pressetext in Manochas Keynote um die technischen und wirtschaftlichen Herausforderungen der Halbleiterindustrie gehen. Er wird erläutern, wie die Industrie das Foundry-Modell innovationsfreudiger gestalten und die Technik voranbringen kann. Außerdem soll es um ein praktisches Rahmenwerk zur Steuerung der Produktionskosten gehen. Ob Manocha auch die POET-Technik vorstellen wird, ist nicht bekannt. Eine platte Werbeveranstaltung wird es aber sicherlich nicht geben.

---

Bitte beachten Sie die Hinweise zu Risiken und zum Haftungsausschluß!

Werbung